Регистрация / Вход
Прислать материал

Аппаратная реализация функциональных узлов многопроцессорной системы

Сведения об участнике
ФИО
Мартенс-Атюшев Дмитрий Сергеевич
Вуз
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования «Пензенский государственныйтехнологический университет»
Тезисы (информация о проекте)
Область наук
Информационные технологии и вычислительные системы
Раздел области наук
Информационные технологии
Тема
Аппаратная реализация функциональных узлов многопроцессорной системы
Резюме
Научно-технический проект представляет собой устройство для встраиваемых высокопроизводительных вычислительных систем. Устройство может использоваться для реализации параллельных вычислений в высокопроизводительных многопроцессорных системах и кластерах.Аппаратная реализация функций планирования и диспетчеризации для повышения производительности системы, разработка специализированного буферного устройства памяти повышает пропускную способность подсистемы «процессор-память» вычислительной системы
Ключевые слова
реконфигурируемая система, планировщик, аппаратная реализация, система массового обслуживания, математическое моделирование, транзакция, операция чтения, операция записи, многопроцессорная система, организация памяти, пропускная способность памяти, контроллер памяти.
Цели и задачи
Целью данной научно-исследовательской работой является разработка макетного образца устройства для встраиваемых высокопроизводительных вычислительных систем. Устройство может использоваться для реализации параллельных вычислений в высокопроизводительных многопроцессорных системах и кластерах. Для достижения данной цели потребовалось решение следующих задач:
1) исследование аппаратной разработки диспетчера задач и буферного устройства;
2) определить оптимальную элементную базу для реализации;
3) разработать макетный образец устройства.
Введение

В последние годы благодаря развитию программируемых логических интегральных схем (ПЛИС) имеется возможность перехода от программной к аппаратной реализации алгоритмов операционных систем (ОС), которая способствует уменьшению времени выполнения алгоритма, тем самым повышая производительность вычислительных систем (ВС) Одной из основных проблем в высокопроизводительных вычислениях является планирование и назначение задач по центральным процессорам (ЦП). Следующей проблемой при проектировании высокопроизводительных систем это время обслуживания транзакций при обмене данными в многопроцессорных системах на основе общей шины с разделяемой памятью.

Методы и материалы

Для решения проблемы планирования и назначения задач по центральным процессорам (ЦП) существует 2 подхода: аппаратная реализация функций планирования процессов с общей и индивидуальной на каждый ЦП очередью задач. Для решения поставленной задачи, рассмотрен планировщик с общей очередью задач (стратегия разделения во времени). 

Для уменьшения временных потерь и повышения пропускной способности шины необходимо, чтобы она поддерживала режимы расщепления транзакций чтения и буферизации транзакций записи. Вышесказанное обусловливает актуальность темы исследования.

Исследование осуществляется как совокупность моделирования на системах массового обслуживания и аппаратного решения, реализованного с помощью языка описания аппаратуры VHDL и создания файла прошивки для отладочной платы. Математическое моделирование, основанное на положениях теории массового обслуживания, позволяет получить емкую статистику по результатам вероятностно-временных значений модели

Описание и обсуждение результатов

В данной научно-исследовательской работе, были рассмотрены методы аппаратной реализации функциональных узлов в многопроцессорной системе. Представлены  математические модели диспетчера задач и буферного устройства. Предложены выражения для определения вероятностно-временных характеристик исследуемых моделей. По разработанным алгоритмам были созданы VHDL-файлы, описывающие работу исследуемого устройства, а также проведена  отладка и моделирование с помощью собранного стенда. Стенд включает в себя USB-логический анализатор подключенный к ноутбуку и отладочной плате для измерения цифровых сигналов; цифровой осциллограф для измерения и вычисления аналоговых и цифровых сигналов; лабораторный источник питания для получения безопасного и стабильного напряжения; отладочная плата, на которой реализован макет многопроцессорной системы на кристалле (СнК) с разделяемой памятью. В ходе проведенного исследования выявлено, что планировщик успевает принимать и назначать все поступающие задачи. Он не перегружается ни на каком отрезке времени, способен обрабатывать и более интенсивный поток задач. В работе проведена оценка времени обслуживания транзакций при обмене данными в многопроцессорных системах на основе общей шины с разделяемой памятью. Разработаны аналитические модели, основанные на разомкнутых сетях массового обслуживания, приведены выражения для оценки времени выполнения транзакций при обмене данными подсистемы «процессор-память», а также общего анализа производительности МПС. На основе приведенных суждений и формул проведено моделирование исследуемой системы в режиме расщепления транзакций на собранном стенде. На данный момент времени ведутся проектные работы для создания макетного образца устройства.Данное устройство может найти применение для встраиваемых высокопроизводительных вычислительных систем и использоваться для реализации параллельных вычислений в высокопроизводительных многопроцессорных системах и кластерах.

 

Используемые источники
1. Мартышкин А.И. Математическое моделирование диспетчеров задач в многопроцессорных вычислительных системах на основе стохастических сетей массового обслуживания: диссертация ... кандидата технических наук: 05.13.18/ Пензенская государственная технологическая академия. Пенза, 2013.
2. Бикташев Р. А., Мартышкин А. И. Моделирование диспетчеров задач многопроцессорных систем // Успехи современного естествознания. – 2012.
3. Мартышкин А. И. Исследование диспетчеров задач многопроцессорных систем на моделях массового обслуживания // XXI век: итоги прошлого и проблемы настоящего плюс: Научно-методический журнал. Пенза: Пенз. гос. технол. академия. – 2012. – № 5. – С. 139-146.
4. Мартенс-Атюшев Д.С., Мартышкин А.И. Разработка реконфигурируемой вычислительной системы для цифровой обработки сигнала // Технические науки – от теории к практике. – 2015..
Information about the project
Surname Name
Martens-Atyushev Dmitriy Sergeevich
Project title
The hardware implementation of the functional units of the processor system
Summary of the project
The aim of the research work is to develop a mock sample devices for embedded high-performance computing systems. Debug and testing of developed components of a computer system, which includes the performance of research, time characteristics, the possibility of finding ways to minimize and optimize the system. The paper used for mathematical calculations of open method of stochastic queuing systems (QS), a mathematical apparatus which has been developed and is well described. Description of the functioning of the system at the hardware level is done in the language VHDL. At the end are the results and conclusions.
Keywords
FPGA, queueing system, computing system, functional units of a computer system, mathematical model,scheduler, hardware implementation, memory organization, memory bandwidth, memory controller.