Регистрация / Вход
Прислать материал

Проведение научных исследований молодыми учеными. Визуальное моделирование в проектировании аппаратной части телекоммуникационных систем.

Стадии проекта
Предложение принято
Конкурс завершен
Выполнение этапа проекта
Продолжительность работ
2006, 7 мес.
Бюджетные средства
0,4 млн
Внебюджетные средства
0 млн

Информация отсутствует

Этапы проекта

1
06.03.2006 - 31.05.2006
•специфицирован метод циклической разработки конечных
автоматов VHDL-приложения;
•выполнен прототип VHDL редактора, поддерживающего метод;
специфицирован алгоритм синхронизации VHDL-спецификаций и программного кода при внесении изменений в оба артефакта; выполнена пилотная реализация алгоритма; метод апробирован на пилотном VHDL-проекте.
Развернуть
2
01.06.2006 - 02.10.2006
Основные результаты работ заключаются в следующем:
• выполнена пилотная реализация алгоритма синхронизации VHDL-спецификаций и программного кода при внесении изменений в оба артефакта;
• метод апробирован на пилотном VHDL-проекте;
• намечены перспективы создания промышленного средства проектирования.

Пилотная реализация алгоритма.
Спроектированный ранее алгоритм был реализован и встроен в создаваемую среду проектирования. Реализация была выполнена на VB.NET. Алгоритм был испробован на нескольких тестовых спецификациях, в рамках пилотного проекта, описанного ниже. Результаты его работы оказались удовлетворительными.
  
Апробация метода.
Апробация среды проектирования была выполнена на индустриальном проекте из области проектирования FPGA-модулей , предоставленном компанией ЗАО ЛАНИТ- ТРЕКОМ. FPGA предоставляет набор логических вентилей и регистров, позволяя разработчику описывать способ их соединения друг с другом, задавая тем самым логику его работы. В проекте, который послужил основой для данного примера, используется FPGA из семейства Virtex 2, производимого фирмой XILINX . Взятый в качестве примера FPGA-модуль расположен на одной плате с DSP-процессором TigerShark и предназначен для проведения несложного тестирования работы процессора.
Было создано 4 диаграммы состояний и переходов на основе возвратного проектирования VHDL-кода для этого приложения. В код был внесен ряд изменений через графический редактор, результирующий код запущен на симуляторе и проверена правильность его работы.

Перспективы разработки промышленной среды реализации.
По результатам данного пилотного проекта и исходя их общения с первыми пользователями среды (инженерами, проектирующими аппаратуру с помощью языка VHDL) были сформулированы следующие перспективы дальнейшего развития среды проектирования для использования в промышленности:

1. Можно поддерживать всего лишь один шаблон конечного автомата, но зато он должен быть как следует реализован и предоставлять VHDL-разработчику максимум возможностей (без существенных ограничений). Это более важно, чем поддержка множества разнообразных шаблонов.
2. Более свободный стиль написания кода для переходов из одного состояния.
3. Среди возможных расширений модели наиболее важным является добавление действий, относящихся к состоянию, и действий, связанных с переходом. При этом в модели данные действия должны быть четко разделены, хотя в коде они могут быть перемешаны.
4. Необходимо добавить в графический редактор функции, характерные для среды разработки: просмотр фрагментов кода, анализ зависимости между сигналами и элементами диаграммы, визуализация нескольких взаимодействующих автоматов.
5. Отображение на диаграмме логических условий в виде единого выражения (в коде эти условия могут быть разбросаны по нескольким операторам).
6. Реализация структурных моделей приложения.
Развернуть

Программа

Программа "Исследования и разработки по приоритетным направлениям развития науки и техники" на 2002-2006 годы

Программное мероприятие

1.9 Проведение молодыми учеными научных исследований по приоритетным направлениям науки, высоких технологий и образования
Тема
Разработка прикладного программного обеспечения по приоритетному направлению «Информационно-телекоммуникационные системы» в области моделирования, проектирования и прототипирования систем и объектов.
Продолжительность работ
2008 - 2009, 8 мес.
Бюджетные средства
2,5 млн
Количество заявок
11
Тема
Разработка теоретических основ и реализация методов моделирования и проектирования опорной инфраструктуры современных высокопроизводительных телекоммуникационных систем и сетей передачи данных нового поколения.
Продолжительность работ
2007 - 2008, 17 мес.
Бюджетные средства
14 млн
Количество заявок
6
Тема
Организация и проведение конференции «Визуальная аналитика»
Продолжительность работ
2017, 1 мес.
Бюджетные средства
1,8 млн
Количество заявок
3
Тема
Создание программно-аппаратных комплексов на базе вычислительных систем с арифметическими ускорителями для проектирования и эксплуатации сложных технических объектов атомной энергетики.
Продолжительность работ
2009 - 2010, 13 мес.
Бюджетные средства
15 млн
Количество заявок
1
Тема
Разработка методов многомасштабного моделирования и виртуального проектирования наноструктурированных материалов.
Продолжительность работ
2008 - 2010, 27 мес.
Бюджетные средства
130 млн
Количество заявок
2